3G：90%以上的可用移动频率在 FDD之内

  　3G LTE （长期演进）是 第三代伙伴计划 (3GPP，网址为 www.3gpp.org) 的一个高级标准，为广域网提供下一代宽带无线技术。

　　和以前各阶段的 3GPP 相比，3G LTE 的目标是更高的吞吐量、更低的时延以及高效的 IP 回程，提供一种新的可以大规模部署的移动网络技术，预示着一个富媒体和实时服务新时代的到来。

　　由于最近在 HSPA 与 HSPA+ 技术上的提升，3G/UMTS 必然在未来几年内仍具竞争力，然而，通过 3G LTE，3GPP 和 无线运营商已经在朝着一种更新的、更具空间效率比 (spectral-efficient radio) 的、可扩展的、也更加高效的网络架构演进。

　　最终，3G LTE 将使移动运营商能够更有力地与固定宽带服务竞争并继续推动移动对固网的替代。

　　为了实现这些目标，特别设立了 3G LTE，以便广泛改善无线和网络通信，同时确保与现有的商业和监管环境的兼容。频率带宽分配就是一个例子，其中，3G LTE 必须能够支持与 WCDMA 同样的频率和频带。然而，尽管WCDMA 使用固定的 5 MHz 带宽，3G LTE 的设计支持从1.25 到 20 MHz 的灵活的载波带宽，以支持即将部署的更精细粒度的频率。

　　为了进一步改进系统，推出了更多的特性，如用于提高带宽的多天线技术 (MIMO: 多输入– 多输出).利用 MIMO，在 20 MHz 频段内，峰值数据速率预期将达到下行 300 Mbps 和 上行 150 Mbps。

　　3G LTE 既可被用于成对频谱 (FDD) 也可被用于非成对频谱 (TDD)。对于 FDD，上行和下行话务可以在单独的频段内同步传输，而对于 TDD，在同一个频带内，上行和下行链路的传输是不连续的。

　　LTE TDD 参数与 FDD 的参数非常接近，而 对于FDD 和 TDD (滤波除外)， LTE L1 层也非常类似 。

　　即使不是全部，今天的大多数蜂窝系统使用 FDD，而世界上90%以上的可用移动频率都在 FDD 之内，剩下的 10% 主要位于最近中国采用的 TD-SCDMA 内。

　　3G-LTE 的高级技术目标为：

      下行链路容量:20MHz 带宽的瞬时数据速率高达 300Mbps上行链路容量：20MHz 带宽的瞬时数据速率可达150Mbps带宽可扩展至 20MHz，覆盖1.25MHz、1.6MHz、5MHz、10MHz、15MHz 和 20MHzMIMO 支持FDD 及 TDD 模式时延：理想条件下，下行链路时延低于 0.5ms用户吞吐量：相当于 HSPA+ 的 4.5 倍 移动速率：经过优化，支持高达 120 km/h 的速率，但是也支持 350 km/h 的移动速率飞思卡尔半导体的 MSC8156 DSP：

　　为了满足对高级 3G 和 4G 服务的不断增长的需求，无线基础架构设备制造商越来越需要能够提供卓越性能的芯片。通过提供近期基于下一代无线标准（如3G LTE (TDD 及FDD)、WiMAX, 和HSPA+）的网络部署所要求的灵活性、集成性和可负担性，飞思卡尔基于 StarCore 技术的 MSC8156 DSP 满足了这一需求。尤其是它的出众的性能支持 3G LTE 基站对高速率、高吞吐量和低时延的要求。

　　MSC8156 是一款基于飞思卡尔先进的SC3850 StarCore DSP 内核技术的 6-核 DSP，旨在大幅提升无线基站设备的性能。它提供业界领先的性能和节能水平，在一个高度集成的 SoC 内，利用 45nm 处理技术提供与6 GHz 单核器件等效的性能。MSC8156 DSP 把功能集成到以前要求多个独立部件的单一器件内，以此来降低系统成本。

　　该器件集成了6个完全可编程的 SC3850 DSP 内核，每个都以 1 GHz 运行，其架构经过高度优化，支持无线基础架构应用。由于采用片上集成，基于 MAPLE-B 的基带加速器为 Turbo 和 Viterbi 通道以及 DFT/iDFT 和 FFT/iFFT 算法支持硬件加速。基于内部 RISC 的 QUICC Engine 子系统支持多个网络协议，以通过分组网络帮助提供可靠的数据传输，同时从 DSP 内核大幅分流处理负载。

　　MSC8156 嵌入了大容量内存并支持多种高级的、高速接口类型，包括两个 RapidIO 互联技术接口、两个用于通信的 Gigabit 以太网接口、一个 PCI Express 控制器、两个支持高速、业界标准内存接口的 DDR 控制器和四个多通道 TDM 接口。

　　在开发工具方面，CodeWarrior 集成开发环境 (IDE) 利用Eclipse 技术，提供一个高度综合的多核开发环境。它包括：C 和 C++ 编译器、源语言调试器、内核和器件模拟器、用于个性化配置和程序/数据跟踪的软件分析插件以及与经过优化的器件驱动器一起提供的免版权费的 SmartDSP-操作系统。

MSC8156 模块示意图

　　为了让 OEM 厂商更快地把产品推向市场，飞思卡尔已经围绕 MSC8156 开发了一种综合硬件和软件参考包，其设计目的是为了让系统更快地连接在一起，以便进行评估和开发。开发板和 3GLTE 参考软件组件详述如下。

MSC8156AMC :

　　这种基带参考硬件是以 MSC8156AMC 为基础的，后者是一种高密度、单宽全高 Advanced MC Advanced Mezzanine Card (AMC) DSP 平台，构建于三个MSC8156 DSP 基础之上，插入紧凑型 MicroTCA 底板。

　　这种 18GHz 处理能力与为无线基础架构应用高度优化的架构相结合，使其成为开发基于下一代无线标准，如（FDD-LTE、TDD-LTE、WiMAX 和HSDPA+）的解决方案的理想平台。

　　每个 MSC8156 DSP 有1 GB 的 64-位宽版 DDR3 内存，分为两个内存库。对于数据平面应用，高吞吐量的 3.125GHz x4 RapidIO 链路把三个 MSC8156 DSP 互相连接起来并将其连接到数据背板。RapidIO 接口通过IDT 的高带宽 10 端口 (x4) CPS10Q 串行 RapidIO 转换器连接。数据/控制平面应用由 1G 以太网接口处理。两个 1000 Base-X Gigabit 接口通过一个以太网转换器把背板连接到 DSP。每个DSP 有两个通过以太网转换器连接到 背板的 RGMII 接口。在前面板上提供两个额外的 Gigabit 以太网接口，用于测试和控制。板控制和热插拔由基于 Pigeon Point 的模块管理控制器提供。

　　为了有助于未来的开发，围绕“夹层”概念设计了高级夹层卡（AMC）。夹层为系统提供快速实现未来 AMC 原型系统开发的组成部件。

　　MSC8156AMC 基带 L1 处理器卡的特性：

处理器：多达3个 MSC8156 6-核 StarCore DSP，高达 1.0 GHz 的容量，带有集成串行 RapidIO 以及 Gigabit 以太网接口运行：单独或 AMC 插卡内存：每个 MSC8156 具备 2 x 512 MB 的 64-bit 宽版 DDR3 内存四个串行RapidIO (sRIO) 接口以及两个1000Base-X 背板接口1000Base-T、USB 以及 UART 前面板接口IPMC：板启动、温度监控、电子键控（E-Keying）以及状态 LED指示灯。外形：AMC 单宽、全高： 180.6 mm x 73.5 mmL1—实时软件子系统

　　飞思卡尔提供 LTE L1 支持软件库，包括一个定制操作系统、驱动器和主要信号处理功能。

　　LTE L1 软件包括3GPP标准中定义的物理基带信道处理和无线传输信道功能。飞思卡尔提供一套综合的内核模块，覆盖物理下行链路共享信道和物理上行链路共享信道的 L1 处理。内核被进一步组合为上行链和下行链，它们以 SmartDSP实时操作系统为参考实时运行。所有以上提到的软件在开发上都能使用 ANSI-C 语言调用，而且提供完整的开发文档。

　　简而言之，物理层处理功能包括：

调制信道编码传输方案 复用MIMO/分集信道估测均衡 (3GPP 范围之外)

　　更多详细资料列举如下：

L1软件包

典型 lTE 应用中的 MSC8156 使用

　　MSC8156 DSP 支持广泛的配置组合。将考虑诸如小区规模、上行和下行吞吐量、扇区数量、活跃/已连接用户数量、信号处理算法复杂度 (MMSE, SIC…)、天线数量等参数，以决定器件数量和它们的分区。

　　一个典型的20MHz LTE FDD 基站示例将表明一个完整的 L1 解决方案如何映射到 MSC8156上。

　　典型的基站宏参数考虑如下：

一个扇区小区规模：10km下行链路 4x4 MIMO上行链路 2x4 MIMO 4 RX 天线、4 TX 天线数据速率：下行链路 290Mbps，上行链路 120Mbps应用上行链路的MMSE 均衡器

　　两个MSC8156 DSP实现对LTE 物理信道的综合支持。一个器件负责所有上行链路处理，而另外一个被分配负责所有下行链路处理。

　　下图表明了器件映射的原理。

　　MSC8156 可以通过 PCI Express 控制器、Gigabit 以太网或 sRIO 连接器连接。sRIO 链路以一种串行方式使用，被称为菊花链 (daisy chaining)。这省去了对 sRIO 转换器的需求。

　　无线频率模块通过 CPRI 链路连接。一个小型 FPGA 器件负责从 CPRI 到sRIO 的转换。这是系统中需要的唯一一个 FPGA。然后就是链中的上行链路器件，接下来是下行链路器件。此器件被连接到 L2 器件，在这里被映射到一个QorIQ 处理器上。

　　LTE 信号处理任务可以在 StarCore SC3850 内核或 MAPLE-B 协处理器上执行。一个典型的分区如下所示：
上行链路器件：

3 个内核用于共享信道1个内核用于 随机接入信道 (RACH) 和声音1 个内核用于控制信道最后一个内核用作主内核，在其他内核上安排和分配信号处理任务

　　下行链路器件:

3 个内核用于共享信道1 个内核用于控制信道1 个内核用于物理广播信道 (PBCH)、物理多播信道(PMCH)、物理控制格式指示信道(PCFICH) 和物理HARQ指示符信道(PHICH)最后一个内核作为任务调度器

　　下行链路器件的负载通常低于上行链路器件的负载。

　　下列表格详细列出了内核与MAPLE-B 在功能上的分工。

　　通过这种方法，内核被专门用于预先确定的任务，但是如何分配任务则由调度器负责。为了发挥器件能力以便实现1ms的时延要求，这一模块具有最高的重要性。

　　例如，在上行链路器件上，当接收到参考信号的时候，信道估测将首选被分配到内核1、2和3上。然后，当接收到最后的数据符号的时候，可以在三个内核上安排均衡处理。接下来是解映射/解扰以及解交织。通常在空闲时隙安排测量。

　　上行链路器件利用所有的 MAPLE-B 处理部件，而下行链路器件仅将其用于最后的快速傅立叶反变换 (IFFT)。对于更高的上行链路吞吐量，上行链路器件能够远程利用来自于下行链路器件的 Turbo Viterbi 处理部件 (TVPE)。

　　Freescale, the Freescale logo, CodeWarrior and StarCore are trademarks of Freescale Semiconductor, Inc. Reg. U.S. Pat. & Tm. Off. QUICC Engine and QorIQ are trademarks of Freescale Semiconductor, Inc. All other product or services names are the property of their respective owners. 2010 Freescale Semiconductor, Inc.   （飞思卡尔半导体 Martin Beuttner）